DARPA启动军用定制集成电路快速设计新项目将针对16nm或
来源:    发布时间: 2018-05-03 06:42   33 次浏览   大小:  16px  14px  12px
DARPA启动军用定制集成电路快速设计新项目将针对16nm或

  上周二,美国国防先期研究计划局(DARPA)宣布授予美国南大学(USC)信息科学研究所(ISI)一项价值820万美元的合同,该合同是DARPA“更快速实现电路设计”(CRAFT)-FinFET代工厂/设计聚合服务军用芯片项目的第二阶段,将于2018年8月结束。

  为维持技术领先地位,美军正在开发下一代功率受限下的高计算性能系统。但问题是,下一代系统所需技术无法快速制造,导致系统设计人员只能选择性能和功耗这种的器件来替代。

  对于大多数关键应用领域,系统设计人员必须选择高性能、定制芯片,但需要几年时间来设计和制造,或者选用几个月即可实现的性能低100倍的通用可编程处理器来替代。

  DARPA曾在2015年底启动CRAFT项目,旨在寻求针对16纳米或14纳米商用代工线开发一种定制集成电路的设计流程和方法,可方便地将集成电路的设计移植到新代工线,并通过提供安全存储和分配存储设计组分来提高设计复用。

  CRAFT项目有三个技术目标:通过使用新型软件工具将定制集成电路的设计和制造周期缩短为之前的1/10;关键军用集成电路模块知识产权库复用率达50%;通过将同一种技术从一条代工线移植到其他代工线上,或在同一条代工线上将一个设计节点移植到另一个设计节点上,实现芯片的柔性制造。

  为实现这些目标,DARPA需要利用前沿FinFET CMOS工艺来定制IC,充分利用这种技术的高密度、高性能和低功耗优势。前提是,CRAFT项目有可用FinFET代工厂,而这正是USC ISI将起到的作用。

  CRAFT FinFET项目寻求开发定制IC设计流程,以降低设计高性能定制IC所需的工作量;帮助从IC设计到二级IC代工厂的衔接和利用更先进的技术;复用IC知识产权。CRAFT FinFET项目第二阶段研究内容分两部分:

  第一部分,USC专家将采用标准流程将片上系统(SoC)的设计工作量缩小10倍,该SoC逻辑模块超过20万门,共包括多个混合信号模块、SRAM存储模块和第三方知识产权模块。

  第二部分,USC专家将针对DARPA选择的SoC设计,将其设计工作量缩小7倍,记录设计流程;在标准温度范围内测试芯片功能;表征初始的宏和发生器性能;记录参考计算机辅助设计(CAD)流程;设计一套宏和发生器。

  USC还为CRAFT其他合同商提供设计服务,这些合同商主要执行专用的FinFET多项目晶圆(MPW)任务。USC ISI具有领先的前沿技术经验,将在代工厂与DARPA之间扮演重要的沟通桥梁角色。